

**GUJARAT TECHNOLOGICAL UNIVERSITY**  
**DIPLOMA VI- EXAMINATION MAY-2011**

**Subject code: 361102**  
**Date: 19/05/2011**

**Subject Name: VLSI Technology**  
**Time: 02:30 pm to 05:00 pm**  
**Total Marks: 70**

**Instructions:**

1. Attempt all questions.
2. Make suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. English version is Authentic

- Q.1 (a)** Draw general FPGA architecture diagram and explain CLB (Configurable Logic Block) in detail using simple diagram. **07**
- (b)** Describe VLSI design flow in detail. **07**
- Q.2 (a)** With the help of figures explain the behavior of MOS system under external bias. **07**
- (b)** Describe three-stage CMOS ring oscillator circuit with diagram. **07**
- OR**
- (b)** Explain CMOS Inverter circuit in detail. **07**
- Q.3 (a)** Implement full CMOS circuit of XOR function. Also explain pseudo nMOS gate. **07**
- (b)** Explain two input depletion load NAND gate in detail. **07**
- OR**
- Q.3 (a)** Implement the logic function  $G = \overline{AB + C}$  using CMOS. Also explain OAI gate. **07**
- (b)** Draw two input NOR gate using CMOS and explain its operation by pMOS network and nMOS network. **07**
- Q.4 (a)** Explain behavior of bistable circuit in detail. **07**
- (b)** Draw truth table and gate level schematic of SR latch. Also draw and explain SR latch using CMOS. **07**
- OR**
- Q. 4 (a)** Explain switching power dissipation of CMOS inverter. **07**
- (b)** Explain clocked JK latch circuit in detail. **07**
- Q.5 (a)** Draw circuit of 4:1 multiplexer and write a VHDL program of it. **07**
- (b)** Write definition of Entity declaration and Architecture body. Write VHDL programs (i) XOR gate (ii) AND gate. **07**
- OR**
- Q.5 (a)** Write a VHDL program which generates output  $X = (AB)+(CD)$  using structural method, where A,B,C and D are inputs. **07**
- (b)** Draw circuit of 2-to-4 decoder and write VHDL program of that circuit. **07**

\*\*\*\*\*

<b>પ્રશ્ન-૧</b>	અ	જનરલ FPGA આર્કિટેક્ચર ડાયાગ્રામ દોરો અને CLB (કોનફીગ્યુરેબલ લોજિક બ્લોક) સાદી આકૃતિ દોરી વિગતવાર સમજાવો.	<b>07</b>
	બ	VLSI ડીઝાઇન ફલો વિગતવાર વર્ણવો.	<b>07</b>
<b>પ્રશ્ન-૨</b>	અ	આકૃતિની મદદથી MOS સિસ્ટમનું વ્યવહાર બાહ્ય બાયસ હેકળ સમજાવો.	<b>07</b>
	બ	થી-સ્ટેજ CMOS રીંગ ઓસીલેટર આકૃતિ દોરી વિગતવાર સમજાવો.	<b>07</b>

**અથવા**

<b>પ્રશ્ન-૩</b>	બ	CMOS ઇનવર્ટર સર્કીટ વિગતવાર સમજાવો.	<b>07</b>
	અ	CMOS સર્કીટ દ્વારા સંપૂર્ણ XOR ફંક્શન વર્ણવો અને pseudo nMOS ગેટ સમજાવો.	<b>07</b>
	બ	ટુ ઇનપુટ ડીપલેશન લોડ NAND ગેટ વિગતવાર સમજાવો.	<b>07</b>

**અથવા**

<b>પ્રશ્ન-૩</b>	અ	CMOS દ્વારા લોજિક ફંક્શન $G = \overline{AB + C}$ વર્ણવો અને OAI ગેટ સમજાવો.	<b>07</b>
	બ	CMOS દ્વારા ટુ ઇનપુટ NOR ગેટ દોરો અને તેનું ઓપરેશન pMOS નેટવર્ક અને nMOS નેટવર્ક દ્વારા સમજાવો.	<b>07</b>

<b>પ્રશ્ન-૪</b>	અ	બાયસ્ટેબલ સર્કીટનું વ્યવહાર વિગતવાર સમજાવો.	<b>07</b>
	બ	એસ આર લેયનું ટ્રૂથ ટેબલ અને ગેટ લેવલ સ્કેમેટીક દોરો. CMOS દ્વારા એસ આર લેય દોરીને સમજાવો.	<b>07</b>

**અથવા**

<b>પ્રશ્ન-૪</b>	અ	CMOS ઇનવર્ટરનો સ્વીચિંગ પાવર ડીસીપેશન સમજાવો.	<b>07</b>
	બ	ક્લોકડ જેકે લેય સર્કીટ વિગતવાર સમજાવો.	<b>07</b>

<b>પ્રશ્ન-૫</b>	અ	4:1 મલ્ટીપ્લેક્સરની સર્કીટ દોરો અને તેનો VHDL પ્રોગ્રામ લખો.	<b>07</b>
	બ	એન્ટિટી ડીકલેરેશન અને આર્કિટેક્ચર બોડીની વ્યાખ્યા લખો. (i) XOR ગેટ (ii) AND ગેટના VHDL પ્રોગ્રામ લખો.	<b>07</b>

**અથવા**

<b>પ્રશ્ન-૫</b>	અ	VHDL પ્રોગ્રામ સ્ટ્રક્ચરલ પદ્ધતિ વડે લખો કે જે આઉટપુટ $X = (AB) + (CD)$ જનરેટ કરી શકે. જ્યાં A, B, C અને D ઇનપુટ છે.	<b>07</b>
	બ	2-to-4 ડીકોડર સર્કીટ દોરો અને તેનો VHDL પ્રોગ્રામ લખો.	<b>07</b>

\*\*\*\*\*