

GUJARAT TECHNOLOGICAL UNIVERSITY**DIPLOMA ENGINEERING - SEMESTER-VI • EXAMINATION – SUMMER • 2014****Subject Code: 361102****Date: 26-05-2014****Subject Name: VLSI Technology****Time: 10:30 am - 01:00 pm****Total Marks: 70****Instructions:**

1. Attempt all questions.
2. Make suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. English version is considered to be Authentic.

- Q.1** (a) Explain effects of external bias on MOS system with the help of energy band diagram. **07**
- (b) Draw 4-terminal and simplified circuit symbols for the following MOSFETs: **07**
n-channel depletion type, n-channel enhancement type, p-channel depletion type and p-channel enhancement type.
- Q.2** (a) Explain concepts of Regularity, Modularity and Locality for VLSI design. **07**
- (b) List out VLSI design styles and explain any one style in detail. **07**
- OR
- (b) Explain NMOS resistive load inverter using its voltage transfer characteristic. **07**
- Q.3** (a) Explain circuit operation of CMOS inverter with the help of VTC. **07**
- (b) Explain switching power dissipation of CMOS inverter with necessary waveforms. **07**
- OR
- Q.3** (a) Draw circuit of enhancement load and depletion load n-MOS inverters and compare them. **07**
- (b) Draw and describe circuit operation of NAND2 and NOR2 gates using CMOS inverter. **07**
- Q.4** (a) Implement the following digital logic using CMOS inverter and explain its operation: **07**
- $$Y = (AB + CD + DE)'$$
- (b) Draw CMOS S-R latch circuit and explain its operation. **07**
- OR
- Q.4** (a) Implement following digital logic with CMOS inverter using OAI style: **07**
- $$Z = [(D + E + A)(B + C)]'$$
- (b) Explain the behavior of Bi stable element. **07**
- Q.5** (a) Write a VHDL code of the Half adder **07**
- (b) Write a VHDL code of the 3 to 8 decoder **07**
- OR
- Q.5** (a) Write a VHDL code of the 4 X 1 multiplexer **07**
- (b) Write a VHDL code of the D flip - flop **07**

ગુજરાતી

- પ્રશ્ન. ૧ અ MOS system પર બાહ્ય બાયસની અસરો એનર્જી બેન્ડ ડાયગ્રામથી સમજાવો. ૦૭
બ આપેલ MOSFETs માટે ૪-ટર્મિનલ અને સામાન્ય સરકીટ સિમ્બોલ દોરો: n-channel depletion , n-channel enhancement, p-channel depletion અને p-channel enhancement. ૦૭
- પ્રશ્ન. ૨ અ VLSI ડીઝાઇન માટે રેગ્યુલારીટી, મોડ્યુલારીટી અને લોકાલીટી સમજાવો. ૦૭
બ VLSI ડીઝાઇનની રીતો જણાવો અને કોઈ પણ એક રીતનું વર્ણન કરો. ૦૭

અથવા

- બ વોલ્ટેજ ટ્રાન્સફર ગ્રાફની મદદથી રેસીસ્ટીવ લોડ ઈન્વરટર સમજાવો. ૦૭
- પ્રશ્ન. ૩ અ વોલ્ટેજ ટ્રાન્સફર ગ્રાફની મદદથી CMOS ઈન્વરટર સરકીટની કાર્યપદ્ધતિ સમજાવો. ૦૭
બ જરૂરી વેવફોર્મની મદદથી CMOS ઈન્વરટરમાં થતું સ્વીચીંગ પાવર ડીસીપેશન સમજાવો. ૦૭

અથવા

- પ્રશ્ન. ૩ અ Enhancement load અને depletion load n-MOS ઈન્વરટરની સરકીટ દોરો અને તેમની સરખામણી કરો. ૦૭
બ NAND2 અને NOR2 ગેટની સરકીટ CMOS ઈન્વરટરથી દોરી તેની કાર્યપદ્ધતિ સમજાવો. ૦૭
- પ્રશ્ન. ૪ અ નીચે આપેલ ડીજીટલ લોજીક CMOS ઈન્વરટરથી ડીઝાઇન કરી તેની કાર્યપદ્ધતિ સમજાવો. $Y = (AB + CD + DE)'$ ૦૭
બ CMOS S-R લેચની સરકીટ દોરી તેની કાર્યપદ્ધતિ સમજાવો. ૦૭

અથવા

- પ્રશ્ન. ૪ અ નીચે આપેલ ડીજીટલ લોજીક CMOS ઈન્વરટરથી OAI રીત મુજબ ડીઝાઇન કરો. $Z = [(D + E + A)(B + C)]'$ ૦૭
બ Bi stable એલીમેન્ટની વર્તણુક સમજાવો. ૦૭
- પ્રશ્ન. ૫ અ Half adder માટે VHDL કોડ લખો. ૦૭
બ 3 to 8 decoder માટે VHDL કોડ લખો. ૦૭

અથવા

- પ્રશ્ન. ૫ અ 4 X 1 multiplexer માટે VHDL કોડ લખો. ૦૭
બ D flip - flop માટે VHDL કોડ લખો. ૦૭
