

**GUJARAT TECHNOLOGICAL UNIVERSITY**  
**DIPLOMA ENGINEERING – SEMESTER – VI • EXAMINATION – SUMMER 2017**

**Subject Code: 3361104****Date:06-05-2017****Subject Name: VLSI****Time: 10:30 AM TO 01:00 PM****Total Marks: 70****Instructions:**

1. Attempt all questions.
2. Make Suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. Use of programmable & Communication aids are strictly prohibited.
5. Use of only simple calculator is permitted in Mathematics.
6. English version is authentic.

**Q.1** Answer any seven out of ten. દશમાંથી કોઇપણ સાતના જવાબ આપો. **14**

1. Explain MODULARITY.
૧. મોડ્યુલારીટી સમજાવો.
2. Define  $V_{OL}$  and  $V_{IL}$ .
૨. વ્યાખ્યાઇત કરો :  $V_{OL}$  અને  $V_{IL}$
3. Explain Threshold Voltage ( $V_T$ ) in MOSFET.
૩. MOSFET ના થ્રેસોલ્ડ વોલ્ટેજ ( $V_T$ ) સમજાવો.
4. Explain W/L ratio.
૪. W/L રેશિયો સમજાવો.
5. Why CMOS is more preferred over other inverters?
૫. બીજા ઈન્વર્ટર કરતા CMOS શા માટે વધારે પસંદ કરવામાં આવે છે ?
6. Explain PINCH OFF point.
૬. પીનચ ઓફ પોઇન્ટ સમજાવો.
7. Explain Substrate Bias Effect.
૭. સબસ્ટ્રેટ બાયસ ઇફેક્ટ સમજાવો.
8. Explain CASE statement in VHDL.
૮. VHDLમાં CASE સ્ટેટમેન્ટ સમજાવો.
9. Implement AND GATE using 2 to 1 Multiplexer.
૯. ૨ to ૧ મલ્ટીપ્લેક્સરની મદદથી AND GATE બનાવો.
10. Explain ENTITY in VHDL.
૧૦. VHDLમાં ENTITY સમજાવો.

**Q.2** (a) Short note : FPGA **03**  
પ્રશ્ન. ૨ (અ) ટૂંકનોંધ લખો : FPGA **03**

OR

- (a) Short note : Standard Cell Based Design **03**  
(અ) ટૂંકનોંધ લખો : સ્ટાન્ડર્ડ સેલ બેઝ્ડ ડિઝાઇન. **03**
- (b) Short note : Full Custom Design **03**  
(બ) ટૂંકનોંધ લખો : ફૂલ કસ્ટમ ડિઝાઇન **03**

OR

	(b) Short note : Regularity	03
	(બ) ટૂંકનોંધ લખો : રેગ્યુલારીટી	03
	(c) Explain MOS system under external bias.	04
	(ક) MOS સીસ્ટમ બાયસીંગ સાથે સમજાવો.	04
	OR	
	(c) Explain Gradual Channel Approximation.	04
	(ક) ગ્રેજ્યુઅલ ચેનલ એપ્રોક્સીમેશન સમજાવો.	04
	(d) Explain Depletion load nMOS inverter.	04
	(ડ) ડેપ્લેશન લોડ nMOS ઈન્વર્ટર સમજાવો.	04
	OR	
	(d) Short note: CMOS Inverter.	04
	(ડ) ટૂંકનોંધ લખો : CMOS ઈન્વર્ટર	04
<b>Q.3</b>	(a) Explain Enhancement load nMOS inverter.	03
<b>પ્રશ્ન. 3</b>	(અ) એન્હાન્સમેન્ટ લોડ nMOS ઈન્વર્ટર સમજાવો.	03
	OR	
	(a) Explain Voltage Transfer Characteristic of inverter.	03
	(અ) ઈન્વર્ટરની વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતા સમજાવો.	03
	(b) Explain OAI logic with suitable example.	03
	(બ) યોગ્ય ઉદાહરણ સાથે OAI લોજિક સમજાવો.	03
	OR	
	(b) Explain NOR2 gate using Depletion load nMOS.	03
	(બ) ડેપ્લેશન લોડ nMOSની મદદથી NOR2 ગેટ સમજાવો.	03
	(c) Realize $Y = (A+B)C + D + E$ using CMOS logic.	04
	(ક) CMOS લોજિકનો ઉપયોગ કરી $Y = (A+B)C + D + E$ ની સર્કીટ બનાવો.	04
	OR	
	(c) Realize XOR gate using CMOS logic.	04
	(ક) CMOS લોજિકનો ઉપયોગ કરી XOR ગેટની સર્કીટ બનાવો.	04
	(d) Implement 1 to 4 Multiplexer using VHDL.	04
	(ડ) VHDL કોડની મદદથી ૧ to ૪ મલ્ટીપ્લેક્સર બનાવો.	04
	OR	
	(d) Implement 2 to 4 Decoder using VHDL.	04
	(ડ) VHDL કોડની મદદથી ૨ to ૪ ડીકોડર બનાવો.	04
<b>Q.4</b>	(a) Compare Signal and Variable.	03
<b>પ્રશ્ન. ૪</b>	(અ) સિગ્નલ અને વેરીએબલની સરખામણી કરો.	03
	OR	
	(a) Compare Concurrent and Sequential statements.	03
	(અ) કોન્કરન્ટ અને સિક્વન્સીયલ સ્ટેટમેન્ટ્સની સરખામણી કરો.	03
	(b) List Modeling styles and explain any one of them.	04
	(બ) મોડેલીંગ સ્ટાઇલની યાદી બનાવી કોઈ પણ એક સમજાવો.	04
	OR	
	(b) Implement Half Adder using VHDL.	04
	(બ) VHDL કોડની મદદથી હાફ એડર બનાવો.	04
	(c) Explain VLSI Design Flow.	07

	(ક) VLSI ડીઝાઇન ફલો સમજાવો.	૦૭
<b>Q.5</b>	(a) Implement JK Flip Flop using VHDL.	<b>04</b>
<b>પ્રશ્ન. ૫</b>	(અ) VHDL કોડની મદદથી JK ફ્લોપ ફ્લોપ બનાવો.	૦૪
	(b) Draw and Explain NAND2 based SR latch.	<b>04</b>
	(બ) NAND2 આધારીત SR લેચ દોરો અને સમજાવો.	૦૪
	(c) Explain Noise Immunity and Noise Margin.	<b>03</b>
	(ક) નોઈસ ઇમ્યુનિટી અને નોઈસ માર્જીન સમજાવો.	૦૩
	(d) Explain PROCESS statement.	<b>03</b>
	(ડ) PROCESS સ્ટેટમેન્ટ સમજાવો.	૦૩

\*\*\*\*\*