

**GUJARAT TECHNOLOGICAL UNIVERSITY**  
**DIPLOMA ENGINEERING – SEMESTER –VI • EXAMINATION – SUMMER 2018**

**Subject Code:2361102****Date: 01/05/2018****Subject Name: VLSI Technology****Time:10:30 AM to 01:00 PM****Total Marks: 70****Instructions:**

1. Attempt all questions.
2. Make suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. Each question carry equal marks (14 marks)

<b>Q.1</b>	(a) Explain MOS system under External Bias.	<b>07</b>
<b>પ્રશ્ન. ૧</b>	(અ) એક્સટરનલ બાયસ સાથે મોસ સીસ્ટમ સમજાવો.	<b>૦૭</b>
	(b) Draw and Explain Y chart design flow.	<b>07</b>
	(બ) Y-ચાર્ટ દોરો અને સમજાવો.	<b>૦૭</b>
<b>Q.2</b>	(a) Explain VI Characteristic of MOSFET with necessary Diagram.	<b>07</b>
<b>પ્રશ્ન. ૨</b>	(અ) MOSFET ની વોલ્ટેજ-કરંટ કરેક્ટેરીસ્ટીક જરૂરી ડાયાગ્રામ દોરી ને સમજાવો.	<b>૦૭</b>
	(b) 1. Define (1) Regularity (2) Modularity (3) Locality 2. Explain VLSI design Methodologies in short.	<b>07</b>
	(બ) 1. વ્યાખ્યા આપો . (૧) રેગ્યુલારિટી (૨) મોડ્યુલારિટી (૩) લોકાલીટી 2. VLSI મેથડોલોજી ને ટૂંક મા સમજાવો.	<b>૦૭</b>
	OR	
	(b) Explain Constant Voltage Scaling.	<b>07</b>
	(બ) કોન્સ્ટન્ટ વોલ્ટેજ સ્કેલીંગ સમજાવો.	<b>૦૭</b>
<b>Q.3</b>	(a) Draw and Explain Depletion Load nMOS inverter.	<b>07</b>
<b>પ્રશ્ન. ૩</b>	(અ) ડેપ્લેશન લોડ nMOS ઈન્વર્ટર ની સર્કીટ દોરો અને સમજાવો.	<b>૦૭</b>
	(b) Draw and Explain CMOS two input NOR gate.	<b>07</b>
	(બ) CMOS ટુ ઈનપુટ નોર ગેટ દોરો અને સમજાવો.	<b>૦૭</b>
	OR	
<b>Q.3</b>	(a) Draw and Explain CMOS inverter in detail.	<b>07</b>
<b>પ્રશ્ન. ૩</b>	(અ) CMOS ઈન્વર્ટર દોરી તેનું કાર્ય વીગતવાર સમજાવો.	<b>૦૭</b>
	(b) Implement the logic function $F1 = \overline{(AB+C)} \overline{DE}$ using CMOS.	<b>07</b>
	(બ) લોજીક ફંક્શન $F1 = \overline{(AB+C)} \overline{DE}$ CMOS થી દોરો.	<b>૦૭</b>
<b>Q.4</b>	(a) Draw and Explain Ex-OR gate using CMOS.	<b>07</b>
<b>પ્રશ્ન. ૪</b>	(અ) Ex-OR Gate CMOS થી દોરી સમજાવો.	<b>૦૭</b>
	(b) Draw and Explain Behaviour of Bi-stable Element.	<b>07</b>
	(બ) બાયસ્ટેબલ એલીમેન્ટ દોરો અને તેનું કાર્ય સમજાવો.	<b>૦૭</b>
	OR	
<b>Q.4</b>	(a) Implement the logic function $F2 = \overline{XY(W+Z)+PQ}$ using CMOS.	<b>07</b>
<b>પ્રશ્ન. ૪</b>	(અ) લોજીક ફંક્શન $F2 = \overline{XY(W+Z)+PQ}$ CMOS થી દોરો.	<b>૦૭</b>
	(b) Draw and Explain CMOS Clocked JK Flip Flop.	<b>07</b>

	(બ) CMOS ક્લોક JK ફ્લિપ ફ્લોપ ઢોરી ને સમજાવો.	૦૭
<b>Q.5</b>	(a) Write VHDL code for Full Subtractor.	<b>07</b>
પ્રશ્ન. ૫	(અ) કુલ સબ્ટ્રેક્ટર માટે નો VHDL કોડ લખો.	૦૭
	(b) Draw and Explain FPGA structure.	<b>07</b>
	(બ) FPGA નુ સ્ટ્રક્ચર ઢોરી ને સમજાવો.	૦૭
	OR	
<b>Q.5</b>	(a) Write VHDL code for JK flip flop.	<b>07</b>
પ્રશ્ન. ૫	(અ) JK ફ્લિપ ફ્લોપ માટે નો VHDL કોડ લખો.	૦૭
	(b) Write short note on FPGA.	<b>07</b>
	(બ) FPGA પર ટ્રેક નોધ લખો.	૦૭

\*\*\*\*\*